我们专注于提供最先进的专业产品——高度优化的RISC-V编译器。编译器是一个非常复杂的工具，将源代码转换为特定指令集的二进制文件，使软件在不同的架构硬件上运行。
鉴释的RISC-V 编译器以LLVM编译器为骨干，在发挥其优势特性的同时，对其加以优化，开发出完全针对
RISC-V架构的高性能编译器，涵盖了循环嵌套优化器，全局优化，以及跨函数优化器技术。鉴释的RISC-V编译器的前端，允许与当今使用 LLVM或 GCC编译的程序，实现最广泛的源代码兼容性。借由LLVM 代码生成器，对接活跃的开源社区，以充分利用其相当完备的代码大小及窥孔优化，达成RISC-V的代码生成和指令级优化工作。
鉴释编译器的优化策略
上个世纪80，90年代，鉴释的创始人及其团队，深度参与设计Mips Systems的第一代和第二代编译器工具，以更好的支持基于MIPS架构的高端服务器。该编译器的设计，充分利用和适应 RISC 指令集的底层微架构，并采用多抽象层次的中间表示，以利于在最恰当的抽象层次进行代码优化。
MIPS是 RISC 精简指令集架构的基本模型，RISC-V 是在此架构基础上衍生出来的，所以RISC-V指令集继承了大量MIPS指令集设计理念，并针对当今市场需求增加相关扩展。可以预期，为MIPS指令集设计的编译优化将提升对RISC-V的性能。
此外，LLVM不仅被业界广泛采用，更具备成熟的开源社区，使用基于LLVM架构的鉴释编译器，可极大提升效率。
我们的优势
深度支持未来 10 年的开源指令集—— RISC-V
鉴释高性能编译器专注于RISC-V这一指令集，针对SoC优化调适以及帮助与高性能计算相关的 SoC 架构设计和优化。支持 C/C++ 及其变异体。
专注于中端优化
鉴释高性能编译器专注于中端优化，如跨文件跨函数优化和自动矢量化，根据 CPU 硬件架构设计调整生成的代码。
提高性能
通过快速编译和低内存使用最大限度地提高程序运行时性能。
集成开发环境
与您的开发环境无缝集成，提升您的开发效率。
与 RISC-V 基金会和芯片合作伙伴密切切合作
通过与RISC-V基金会和芯片合作伙伴的密切合作，往往在新的 RISC-V 硬件上市之前就已实现对其的支持不断优化编译器，助力您充分利用 RISC-V 硬件来降低处理器成本。
了解更多编译器产品信息
联系我们
